Kako DFT planiranje poboljšava PCBA testiranje i učinkovitost otklanjanja pogrešaka

PCBA se može ispravno sastaviti, ali ga je i dalje teško testirati.

Tu je DFT planiranje važno.

Dizajn za mogućnost testiranja, ili DFT, nije samo dodavanje više ispitnih točaka na PCB raspored. U stvarnom PCBA projektu, DFT planiranje odlučuje može li se sklopljena ploča napajati, programirati, ispitivati, mjeriti, otklanjati pogreške, prerađivati, ponovno testirati i pustiti u promet pod praktičnim proizvodnim uvjetima.

Prošao/nije prošao test govori timu radi li ploča.

Dobar DFT plan pomaže timu da shvati gdje treba tražiti kada to nije slučaj.

Ta je razlika bitna tijekom izrade prototipa-, pregleda prve izrade, pripreme za pilot izgradnju i ponovne EMS proizvodnje. Inženjer dizajna može moći ispraviti pogreške na jednoj ploči pomoću laboratorijskih instrumenata, premosnih žica i dubokog poznavanja proizvoda. Tim za testiranje EMS-a treba ponovljiv put koji radi na više ploča, s dokumentiranim koracima i jasnim rukovanjem greškama.

DFT planiranje poboljšava PCBA testiranje i učinkovitost otklanjanja pogrešaka tako što čini vjerojatni put kvara lakšim za promatranje prije nego što ploča stigne do ispitnog stola.

DFT nije testni korak. To je dizajnerska odluka.

Testiranje se provodi nakon sastavljanja.

DFT planiranje događa se prije izrade ploče.

Tu je razliku lako previdjeti. Mnogi timovi tretiraju testiranje kao nešto što tvornica može "odgonetnuti" nakon objavljivanja PCB datoteka. Ponekad to funkcionira za jednostavne ploče. Ali za ploče-temeljene na firmveru, industrijske upravljačke ploče, guste SMT rasporede, BGA pakete, komunikacijska sučelja, releje, senzore ili-integrirane proizvode, kasno planiranje testiranja može se pretvoriti u kasni rad na uklanjanju pogrešaka.

Ploča se može uključiti, ali put kvara može biti nejasan.

Test može reći "neuspješno", ali ne može reći je li problem sklop, firmware, oštećenje komponente, kontakt učvršćenja, ožičenje konektora, stanje opterećenja ili ponašanje dizajna.

Planiranje sposobnosti testiranja pomiče to razmišljanje ranije. Pita se:

• Koje funkcije moraju biti verificirane?
• Koji signali moraju biti dostupni?
• Koje električne tračnice trebaju mjerenje ili izolaciju?
• Koja sučelja trebaju programiranje ili komunikacijski pristup?
• Koje kvarove treba brzo izolirati?
• Koje ispitne korake ispitni tim EMS-a mora ponoviti?
• Koje informacije o otklanjanju pogrešaka treba zabilježiti nakon kvara?

Ploča dizajnirana samo da funkcionira može raditi na inženjerskoj klupi.

Ploča dizajnirana za testiranje može se provjeriti, dijagnosticirati, popraviti i ponovno testirati s manje nagađanja.

Počnite s onim što test mora dokazati

Mnoge DFT rasprave počinju s ispitnim točkama.

To obično nije najbolje polazište.

Bolje prvo pitanje je: što ovaj PCBA mora dokazati prije nego što se može objaviti?

Za neke projekte odgovor bi mogao biti jednostavan: ispravno postavljanje komponenti, bez očiglednih kratkih spojeva, stabilno napajanje-i osnovne električne provjere. Za druge, ploča može trebati učitavanje firmvera, odgovor senzora, provjeru komunikacije, prebacivanje releja, mjerenje struje, analognu kalibraciju ili-interakciju na razini sustava s drugim modulom.

Za te situacije nije potreban isti plan testiranja.

Ovo sprječava jedan od najčešćih problema testiranja: ploča ima ispitne točke, ali ne i pravi testni pristup.

Ploča koja je prikladna za raspored možda neće pomoći testnom timu da izolira kvar. Konektor koji radi tijekom inžinjeringa-može biti blokiran nakon sastavljanja, premazivanja ili integracije kućišta. Sučelje firmvera koje radi za jednog inženjera možda neće biti praktično za ponovno testiranje proizvodnje.

Dobro DFT planiranje počinje s uvjetom izdavanja, zatim radi unatrag na pristup, metodu učvršćenja, unos firmvera, mjerne točke i pravila ponovnog testiranja.

Prijeđite dalje od testiranja prolaza/padanja

Prošao/nije prošao rezultat je koristan, ali nije isto što i dijagnoza.

Odgovori detekcije: je li ploča prošla?

Odgovori na dijagnozu: gdje tim treba dalje tražiti?

Ta razlika postaje važna kada PCBA ne prođe FCT, ICT, leteću sondu, programiranje ili provjeru-uključivanja. Ako test prijavljuje samo opću grešku ploče, timu će ipak trebati duga petlja ručnog otklanjanja pogrešaka kako bi se pronašao pravi problem.

Snažniji DFT pristup daje testnom procesu veću vidljivost.

Na primjer, ako komunikacijski priključak zakaže, staza za otklanjanje pogrešaka može trebati pristup:

• reference snage i uzemljenja za krug sučelja;
• signale resetiranja, omogućavanja ili pokretanja;
• izlaz takta ili oscilatora;
• potvrda pinout konektora;
• verzija firmvera ili status programiranja;
• potvrda kontakta učvršćenja;
• poznato-dobro stanje kabela, opterećenja ili vanjskog modula;
• međusignalne točke između funkcionalnih blokova.

To ne znači da svaka ploča treba tešku dijagnostičku arhitekturu.

Jednostavna ploča ne bi trebala biti previše-projektirana za testiranje. Ali ako proizvod sadrži firmware, komponente visoke-gustoće, terensko ožičenje, industrijske I/O, prekidače napajanja, senzore ili sučelja-specifična za kupca, DFT planiranje treba razmišljati dalje od jednog prolaznog/neuspješnog rezultata.

Rezultat testa koji kaže "neuspješno" bez staze za otklanjanje pogrešaka može jednu lošu ploču pretvoriti u dugu istragu.

Testni pristup počinje u rasporedu, a ne na testnoj stanici

Odjel za testiranje ne može pristupiti signalu koji izgled nikada nije učinio dostupnim.

To zvuči očito, ali to je jedna od stvari koje je najlakše propustiti kada je dizajnerski tim pod pritiskom rasporeda.

Testni pristup ovisi o odlukama o izgledu:

• imaju li kritične mreže praktičan pristup sondi;
• jesu li ispitne točke dostupne sondama učvršćenja;
• blokiraju li visoke komponente hod sonde;
• jesu li ispitne točke preblizu tijelu komponenti ili rubovima ploče;
• podržavaju li referencije i rupe za alate ponovljivo poravnanje učvršćenja;
• ostaju li programska zaglavlja dostupna nakon sklapanja;
• može li se ploča ispitati prije ili nakon oblaganja ili integracije kućišta.

Ispitna točka postavljena na pogrešno mjesto može biti gotovo jednako beskorisna kao i nepostojanje ispitne točke.

Za ploče visoke-gustoće, odgovor nije uvijek "dodaj ispitnu točku svakoj mreži." Prostor na ploči, cjelovitost signala, cijena, obujam proizvodnje i metoda ispitivanja su važni. U nekim slučajevima kritične mreže, tračnice za napajanje, vodovi za resetiranje, satovi, programski signali i visoko{3}}rizična sučelja zaslužuju prioritet. U drugim slučajevima, granično skeniranje, leteća sonda ili funkcionalni test mogu učinkovitije pokriti dijelove potrebnih testova.

DFT planiranje nije dodavanje značajki na slijepo.

Radi se o davanju ispitnom timu pristupa signalima koji su važni.

Granično skeniranje može smanjiti problem crne kutije

Granično skeniranje, često povezano s IEEE 1149.1 i JTAG, može biti korisno kada je fizički pristup sondi ograničen.

Ovo je posebno relevantno za ploče s BGA, finim-IC-ovima, procesorima, FPGA-ima, memorijskim uređajima ili gustim digitalnim interkonekcijama. U tim dizajnima, mnoge važne igle nisu fizički dostupne nakon sastavljanja. Bez puta skeniranja ili druge dijagnostičke metode, ploča bi se mogla ponašati kao crna kutija kada zakaže.

Granično skeniranje može pomoći u provjeri međusobnih veza između kompatibilnih uređaja, podržati programiranje ili konfiguracijske tijekove rada i pružiti dijagnostičku vidljivost tamo gdje je fizičko ispitivanje teško.

Ali pomaže samo ako je planirano.

Korisno planiranje graničnog skeniranja može uključivati:

• usmjeravanje signala skeniranja na dostupni konektor ili testno sučelje;
• potvrđivanje koji uređaji podržavaju granično skeniranje;
• ispravno definiranje lanca skeniranja;
• pružanje BSDL datoteka po potrebi;
• potvrđivanje koristi li se granično skeniranje za testiranje proizvodnje, inženjersko uklanjanje pogrešaka ili oboje;
• pazeći da ispitno sučelje nije blokirano mehaničkim dizajnom ili ograničenjima kućišta.

Granično skeniranje ne zamjenjuje sve fizičke probne pristupe i ne provjerava svako stanje analognog, napajanja ili konektora. Najkorisnije je kada je lanac skeniranja planiran, dokumentiran i podržan od strane odabranih uređaja.

Za jednostavnu ploču s ograničenom digitalnom složenošću, granično skeniranje može dodati malu vrijednost. Za gustu kontrolnu ploču ili sklop temeljen na-procesoru, to može biti razlika između korisne izolacije greške i generičkog funkcionalnog kvara.

Particioniranje napajanja i signala može skratiti petlje otklanjanja pogrešaka

Neke kvarove je teško otkloniti jer strujni krug nije dizajniran da bude izoliran.

Kratki spoj na zajedničkoj tračnici napajanja može utjecati na mnoge dijelove ploče. Neispravno komunikacijsko sučelje može biti teško odvojiti od firmware-a, ožičenja konektora, oštećenja primopredajnika ili kontakta uređaja. Analogni lanac signala može zakazati na izlazu dok se pravi problem nalazi nekoliko faza ranije.

DFT planiranje može smanjiti ovu nesigurnost.

Korisni izbori dizajna mogu uključivati:

• pristupačne mjerne točke na važnim električnim tračnicama;
• praktične zemaljske reference u blizini mjerenih signala;
• mogućnosti izolacije kao što su 0-ohmske veze, kratkospojnici ili uklonjivi spojevi gdje je to potrebno;
• srednje ispitne točke u signalnim lancima;
• omogućiti ili poništiti kontrolu za funkcionalne blokove;
• poznate-dobre mogućnosti učitavanja ili povratne petlje za odabrana sučelja;
• jasno razdvajanje između kvara programiranja, kvara uređaja i kvara ploče.

To nisu uvijek skupe promjene dizajna. Često su to male odluke donesene dovoljno rano.

Ključno je razmišljati o tome što će tehničar vidjeti kada ploča zakaže.

Ako je sve što testni sustav može prijaviti "ploča neuspješna", put otklanjanja pogrešaka počinje s neizvjesnošću. Ako DFT planiranje daje pristup funkcionalnim blokovima, domenama napajanja i kritičnim sučeljima, tim ima bolje šanse pretvoriti kvar u određenu radnju.

Firmware i programiranje pripadaju DFT planiranju

Za mnoge moderne PCBA-e testiranje nije samo električno.

Također ovisi-o softveru.

Ploča može trebati firmware prije nego što se može testirati. Može zahtijevati bootloader, testnu sliku, proizvodnu sliku, konfiguracijsku datoteku, serijski broj, MAC adresu, podatke o kalibraciji ili komunikacijsku skriptu. Ako se ti ulazi ne kontroliraju, ispravno sastavljena ploča može ipak pasti na testu iz pogrešnog razloga.

DFT planiranje treba razjasniti:

• tko osigurava firmware;
• koja se verzija firmvera koristi za testiranje proizvodnje;
• da li je ploča programirana prije ili poslije pregleda;
• koje se sučelje koristi za programiranje;
• ostaje li konektor za programiranje dostupan;
• je li potreban kontrolni zbroj, datoteka dnevnika ili zapis verzije;
• što se događa ako programiranje ne uspije;
• mora li se ploča reprogramirati nakon prerade.

Ovo je jedan od najčešćih nedostataka između inženjerskih i proizvodnih testova.

Dizajnerski tim možda zna kako učitati firmware s laboratorijskog računala. Tim za testiranje EMS-a treba metodu koja se može dokumentirati, pratiti, provjeravati i ponavljati.

Ako firmware nije dio DFT planiranja, funkcionalno testiranje može se pretvoriti u sesiju rješavanja problema s programiranjem prije nego što pravi test uopće počne.

Spremnost učvršćenja ovisi o DFT odlukama

Ispitni uređaj nije samo mehanički držač.

To je fizički rezultat ranijih odluka o testiranju.

Spremnost učvršćenja ovisi o:

• gdje sonde mogu kontaktirati ploču;
• jesu li jastučići dovoljno veliki i raspoređeni na odgovarajući način za predviđenu metodu;
• blokira li visina komponente pristup;
• sprečava li potporanj ploče savijanje tijekom kontakta;
• trebaju li konektori parne kabele;
• ispituje li se ploča s jedne ili s obje strane;
• događa li se ispitivanje prije ili nakon integracije premaza ili kućišta;
• treba li operater interakciju s barkodom, naljepnicom ili serijskim brojem;
• zahtijevaju li neispravne jedinice odvajanje i ponovno testiranje.

Ako se ove odluke ostave za kasno, sklop bi mogao krenuti naprijed dok testiranje postaje usko grlo.

Tim EMS-a ne treba potpunu proizvodnu opremu za svaku ranu inženjersku izgradnju. Ali treba znati očekivani put: ručni test, leteća sonda, ICT, granično skeniranje, FCT, privremeni uređaj, postav-korisnik ili proizvod-namjera uređaja.

To su različite pretpostavke izgradnje.

Problem s uređajem često izgleda kao kvar ploče sve dok tim ne dokaže da su kontakt, kabel ili postava stabilni.

Projekt može biti spreman zaPCB sklopa još uvijek nije spreman za ponovljivo testiranje.

DFT planiranje treba definirati petlju za preradu i ponovno testiranje

Testiranje ne završava kada ploča ne uspije.

Sljedeće pitanje je što se događa nakon neuspjeha.

Bez definiranog puta ponovnog testiranja, odluke o preradi mogu postati nedosljedne. Jedan tehničar može zamijeniti sumnjivu komponentu i ponoviti samo neuspjeli korak. Drugi može ponovno pokrenuti puni funkcionalni test. Treći može proći ploču nakon brze-provjere uključivanja jer je izvorni simptom nestao.

To stvara rizik.

Praktični DFT plan trebao bi definirati:

• koji kvarovi zahtijevaju inženjerski pregled;
• koja je prerada dopuštena;
• što se mora pregledati nakon prerade;
• mora li se ponoviti cijeli slijed ispitivanja;
• je li fokusirano ponovno ispitivanje prihvatljivo;
• koje podatke o kvaru treba zabilježiti;
• kako se ponovljeni neuspjesi eskaliraju.

Ovo nije papirologija sama po sebi.

Prerađeni PCBA ne bi trebao biti objavljen jer se "sada čini u redu." Trebalo bi ga objaviti jer dogovoreni put ponovnog testiranja potvrđuje da je problem zatvoren.

Ovo je mjesto gdje DFT planiranje podržava i učinkovitost proizvodnje i kontrolu kvalitete.

Što DFT-PCBA paket treba sadržavati

DFT planiranje postaje korisno kada je vidljivo u inženjerskom paketu.

Ovo nije obavezan set dokumenata za svaku gradnju. To je način da se pokaže koje bi informacije mogle biti potrebne kada opseg testiranja nadilazi jednostavan vizualni pregled ili provjeru-uključenja.

Za OEM kupce, praktični DFT{0}}paket može uključivati:

Jednostavna ploča može trebati samo lakšu ispitnu stazu. Industrijska upravljačka ploča-temeljena na firmveru možda će trebati potpuniji DFT paket. Pilot konstrukcija može zahtijevati više ponovljivih zapisa od prvog inženjerskog uzorka.

Važna točka nije volumen dokumenta.

Važna je točka ima li tim EMS-a dovoljno informacija za testiranje ploče bez izgradnje metode testiranja na temelju nagađanja.

Koristite rezultate testa za poboljšanje sljedeće revizije

DFT nije popis-za jednokratnu provjeru.

Prva izrada često uči tim nečemu što nije bilo očito tijekom pregleda izgleda.

Nakon PCBA testiranja i otklanjanja pogrešaka, OEM i EMS tim trebao bi pitati:

• Koje je neuspjehe bilo teško izolirati?
• Koji su koraci testa trajali duže od očekivanog?
• Koje se funkcije nisu mogle pouzdano ispitati?
• Koje točke sonde su bile teško dostupne?
• Koji su kontakti učvršćenja uzrokovali lažne kvarove?
• Koji su koraci firmvera ili programiranja stvorili zabunu?
• Koje prerađene ploče zahtijevaju više ponovnih testiranja od očekivanog?
• Koje bi rezultate testa sljedeći put trebalo zabilježiti drugačije?

Ova povratna informacija ne smije ostati samo u ispitnom području.

Trebao bi dati sljedeću reviziju PCB-a, sljedeću proceduru testiranja, sljedeći dizajn učvršćenja i sljedeći NPI paket.

Dobar DFT proces pretvara prvu izgradnju u petlju učenja.

Kako se ovo povezuje s PCB montažom i podrškom za testiranje

Za OEM kupce, DFT planiranje je najkorisnije kada povezuje dizajn ploče, opseg sklopa, potrebe programiranja, testni pristup i očekivanja izdanja prije početka proizvodnje.

STHL podržava OEM projekte kroz pripremu sklopa, planiranje testiranja iIspitivanje i inspekcija, uključujući rasprave o AOI-ju, ICT-u, FCT-u, pregledu rendgenskih-zraka, ulazima programiranja firmvera, spremnosti uređaja, očekivanjima prerade i ponovnog testiranja i potrebama sljedivosti.

Cilj nije dodati nepotrebna testiranja.

Cilj je učiniti opseg testiranja dovoljno praktičnim za funkciju ploče, fazu proizvodnje i razinu rizika.

Pripremate PCBA verziju kojoj je potreban jasniji testni pristup ili funkcionalno planiranje testa? Pošaljite svoj projekt putemZatražite ponuduili e-poštominfo@pcba-china.com.

Zaključak

DFT planiranje poboljšava PCBA testiranje i učinkovitost otklanjanja pogrešaka jer pomiče testno razmišljanje uzvodno, prije nego što ploča dođe do linije.

Pomaže timu OEM-a i EMS-a definirati što se mora testirati, gdje je potreban pristup, kako će se učitavati firmware, koje je učvršćenje ili postavljanje kabela potrebno, koji se rezultat računa kao prolazan ili neuspješan, i kako treba otkloniti pogreške, preraditi i ponovno testirati neispravne ploče.

Ploču koju je lako sastaviti nije uvijek lako testirati.

Ploča koju je lako testirati obično je ona kod koje su testni pristup, programiranje, spremnost učvršćenja i vidljivost otklanjanja grešaka razmatrani prije sklapanja.

Za OEM kupce, praktična lekcija je jednostavna: najbolje vrijeme za pitanje kako će se ploča testirati je prije nego što se zaključaju izgled i paket izrade.